Layout de canales de lectura por columna para sensores de imagen CMOS: técnicas, extracción y simulación

Abstract

En este trabajo se va a presentar y estudiar el layout de un canal de lectura para sensores de imagen CMOS y los problemas y aspectos importantes a considerar en el proceso de dise~no y veri caciones, incluyendo las fases de extraci on de par asitos y simulaci on, tanto previa como posterior al layout. El canal de lectura de un sensor de imagen es el bloque anal ogico encargado de transformar la se~nal de voltaje anal ogico recibida del p xel, en un valor digital. En la mayor a de los casos, y en concreto, el que el que nos ocupa aqu , el canal de lectura consta de un convertidor de rampa cuyos comparadores se distribuyen uno por cada columna de p xeles, o grupo de ellas, siendo la generaci on de la rampa, externa al bloque del canal. El proceso de dise~no del canal incluye varias fases desde el estudio inicial y el dise~ no del esquem atico, hasta el dise~no del layout y veri caciones f sicas, acabando con las simulaciones de su funcionamiento. En este trabajo nos vamos a centrar en la parte del dise~no de layout y su posterior extra do y simulaci on, que, como veremos, es un punto muy importante en el contexto del proyecto.