Mostrar el registro sencillo del ítem

Artículo

dc.creatorGarcés Socarrás, Luis Manueles
dc.creatorCabrera Sarmiento, Alejandro Josées
dc.creatorSánchez Solano, Santiagoes
dc.creatorBrox Jiménez, Piedades
dc.date.accessioned2017-12-05T19:23:20Z
dc.date.available2017-12-05T19:23:20Z
dc.date.issued2011
dc.identifier.citationGarcés Socarrás, L.M., Cabrera Sarmiento, A.J., Sánchez Solano, S. y Brox, P. (2011). Diseño de bloques de convolución para procesado de imágenes con FPGA. Revista de Ingeniería Electrónica, Automática y Comunicaciones, 32 (3), 56-69.
dc.identifier.issn1815-5928 (impreso)es
dc.identifier.urihttp://hdl.handle.net/11441/67294
dc.description.abstractEste trabajo analiza distintas opciones de realización de bloques para procesado lineal de imágenes implementados sobre FPGA, así como los efectos de la elección de diferentes parámetros de diseño. Los bloques han sido desarrollados empleando un flujo de diseño basado en modelos que se apoya en el entorno MATLAB/Simulink y la herramienta System Generator de Xilinx. Su implementación física se ha llevado a cabo sobre una placa de desarrollo Spartan-3A DSP 1800 de Xilinx.es
dc.description.abstractThis work analyzes different blocks design for lineal image processing with FPGAs, and the consequences of the selection of some designs parameters. The blocks have been development using the model based design flow with MATLAB/Simulink environment and the Xilinx’s tool System Generator. The different blocks have been implemented using a Xilinx’s Spartan-3A DSP 1800 development board.es
dc.description.sponsorshipAgencia Española de Cooperación Internacional para el Desarrollo PCI D/024124/09, PCI D/030769/10es
dc.formatapplication/pdfes
dc.language.isospaes
dc.publisherInstituto Superior Politécnico "José Antonio Echeverría"es
dc.relation.ispartofRevista de Ingeniería Electrónica, Automática y Comunicaciones, 32 (3), 56-69.
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacional*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.subjectConvoluciónes
dc.subjectFPGAes
dc.subjectProcesamiento de imágeneses
dc.subjectSystem Generatores
dc.titleDiseño de bloques de convolución para procesado de imágenes con FPGAes
dc.title.alternativeConvolution blocks’ design for images’ processing with FPGAs.es
dc.typeinfo:eu-repo/semantics/articlees
dcterms.identifierhttps://ror.org/03yxnpp24
dc.type.versioninfo:eu-repo/semantics/publishedVersiones
dc.rights.accessRightsinfo:eu-repo/semantics/openAccesses
dc.contributor.affiliationUniversidad de Sevilla. Departamento de Electrónica y Electromagnetismoes
dc.relation.projectIDPCI D/024124/09es
dc.relation.projectIDPCI D/030769/10es
dc.relation.publisherversionhttp://rielac.cujae.edu.cu/index.php/rieac/article/view/94es
idus.format.extent14 p.es
dc.journaltitleRevista de Ingeniería Electrónica, Automática y Comunicacioneses
dc.publication.volumen32es
dc.publication.issue3es
dc.publication.initialPage56es
dc.publication.endPage69es
dc.identifier.sisius20291185es
dc.contributor.funderAgencia Española de Cooperación Internacional para el Desarrollo (AECID)

FicherosTamañoFormatoVerDescripción
Diseño de bloques.pdf2.176MbIcon   [PDF] Ver/Abrir  

Este registro aparece en las siguientes colecciones

Mostrar el registro sencillo del ítem

Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Excepto si se señala otra cosa, la licencia del ítem se describe como: Attribution-NonCommercial-NoDerivatives 4.0 Internacional