Mostrar el registro sencillo del ítem
Ponencia
Controladores digitales estocásticos
dc.creator | Quero Reboul, José Manuel | es |
dc.creator | García Franquelo, Leopoldo | es |
dc.date.accessioned | 2015-03-13T12:13:42Z | |
dc.date.available | 2015-03-13T12:13:42Z | |
dc.date.issued | 1995 | es |
dc.identifier.uri | http://hdl.handle.net/11441/23470 | |
dc.description.abstract | En este artículo se presenta la realización de controladores clásicos basados en el procesamiento lógico estocástico. Se aporta una descripción de las operaciones aritméticas básicas -suma, resta, multiplicación e integración. EI objetivo de esta arquitectura es proporcionar un conjunto de circuitos simples que permitan realizar estas operaciones con circuitos digitales simples. Como resultado de ello se pueden sintetizar controladores empleando dispositivos lógicos programables (FPGA). EI circuito desarrollado es aplicado a un sistema real con el uso de un convertidor analógico estocástico (ASC). | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.relation.ispartof | 24th Conference on Design of Circuits and Integrated Systems. Zaragoza, España : DCIS | en |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
dc.title | Controladores digitales estocásticos | es |
dc.type | info:eu-repo/semantics/conferenceObject | es |
dcterms.identifier | https://ror.org/03yxnpp24 | |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | es |
dc.contributor.affiliation | Universidad de Sevilla. Departamento de Ingeniería Electrónica | es |
dc.relation.publisherversion | 10.13140/2.1.1672.2883 | |
dc.identifier.idus | https://idus.us.es/xmlui/handle/11441/23470 |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
file_1.pdf | 1.134Mb | [PDF] | Ver/ | |