Now showing items 1-3 of 3

    • Icon

      Análisis a Bajo Nivel de Procesadores Superescalares Reales  [Presentation]

      Linares Barranco, Alejandro; Paz Vicente, Rafael; Vicente Díaz, Saturnino; Rodríguez Jódar, Miguel Ángel; Díaz del Río, Fernando (Universidad de Alcalá de Henares. Servicio de Publicaciones, 2000)
      En esta ponencia-demo se presenta una práctica donde se analiza la influencia en el tiempo de ejecución de algunas optimizaciones sobre el código máquina para procesadores reales (familia Intel Pentium). Se propone el ...
    • Icon

      PCI-AER interface for Neuro-inspired Spiking Systems  [Presentation]

      Paz Vicente, Rafael; Linares Barranco, Alejandro; Cascado Caballero, Daniel; Rodríguez Jódar, Miguel Ángel; Jiménez Moreno, Gabriel; Civit Balcells, Antón; Sevillano Ramos, José Luis (IEEE Computer Society, 2006)
      Address event representation (AER) is a neuromorphic interchip communication protocol that allows for real-time connectivity between huge number neurons located on different chips. By exploiting high speed digital communication ...
    • Icon

      Sistema de co-diseño hardware/software basado en FPGA para la captura de video analógico a través del bus serie USB  [Presentation]

      Jiménez Fernández, Ángel Francisco; Paz Vicente, Rafael; Domínguez Morales, Manuel Jesús; Cerezuela Escudero, Elena; Rodríguez Jódar, Miguel Ángel; Villar de Ossorno, José Ignacio (AENUI: Asociación de Enseñantes Universitarios de Informática, 2011)
      Con la adaptación del Espacio Europeo de Educación Superior (EEES) y la creación de los nuevo títulos de grado, se plantea una nueva visión metodológica en la enseñanzas superiores. En el caso de titulaciones relativas ...