2018-09-192018-09-191992Sánchez Solano, S., Valencia Barrero, M. y Huertas Díaz, J.L. (1992). Redes e interconexiones de procesadores con capacidad de tolerancia a fallos. En VII Congreso de diseño de circuitos integrados. DCIS'92 (541-542), Toledo (España): Universidad Politécnica de Madrid.https://hdl.handle.net/11441/78650Se describe una familia de redes de interconexión para sistemas multiprocesadores. Estas redes utilizan buses múltiples estructurados en varios niveles e incorporan el concepto de tolerancia a fallos mediante redundancia en las vías de comunicación. Sus principales características son: buena relación coste/ rendimiento, fiabilidad, modularidad y flexibilidad. La comunicación incluye así mismo una visión panorámica de los aspectos de diseño e implementación de una serie de prototipos de los elementos básicos de la red de interconexión.application/pdfspaAttribution-NonCommercial-NoDerivatives 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/conferenceObjectinfo:eu-repo/semantics/openAccess