Ginés Arteaga, Antonio JoséPeralías Macías, Eduardo José2024-10-082024-10-082024-07-05Domínguez Matas, C. (2024). Rad-Hard Design Techniques for High Speed and High Resolution SAR ADCs. (Tesis Doctoral Inédita). Universidad de Sevilla, Sevilla.https://hdl.handle.net/11441/163280This thesis makes an exhaustive analysis of high-speed, high-resolution successive approximation analog-to-digital converters (SAR-ADCs), focusing on circuits for critical high-reliability, radiation-hardened applications under extreme operating conditions. Among the different radiation effects in CMOS technology, such as Total Ionization Dose (TID), Displacement Damage (DD) for high radiation levels, or Single-event Transient Events (SET), this research will pay special attention to the mitigation and monitoring of Single-event Errors (SEEs) due to their impact and importance in current technologies. Within the thesis work, a novel model has been developed to accurately predict the behavior of SAR ADCs, taking into account the incomplete settling of the internal Digital-to-Analog Converter (DAC) references. This model has been verified using electrical simulations including the capacitive parasitics extracted at the physical level (post-layout), and has been validated with the experimental integration of a state-of-the-art demonstrator. During the design phase of this demonstrator, the proposed model has proved to be very useful in establishing the specifications of the constituent blocks, and especially in the design of the redundancy distribution, avoiding the use of computationally intensive simulations and significantly reducing the design time. The thesis also performs an in-depth study of the effects of radiation on the performance of fully differential SAR-ADCs when highly energetic particles reach the device under study. This study has identified the most sensitive points of the design and concluded that they predominantly affect the converter residue, i.e. the output of the internal CDAC. Given these results, two minimally invasive single-event detectors have been proposed, based on monitoring the common and differential mode values of the converter residue. Simulation results demonstrate high detection efficiency with negligible speed penalties and power consumption increases. As a demonstrator vehicle for the above studies, a high-speed, high-resolution, radiation-hardened SAR ADC has been designed using innovative techniques at both the algorithm and circuit level. The techniques include adaptive asynchronous methods, new timing schemes in the comparator, circuit-level solutions for on-chip sampling phase generation, minimally invasive architecture for calibration, and switching schemes to mitigate the effects of high temperature leakage. Circuit-level and physical design techniques have also been applied to mitigate and detect radiation effects. These include the use of thin oxide transistors for total ionizing dose (TID) hardening, digital logic designed to mitigate Singular Event Effects (SEE), and minimally invasive monitoring techniques for real-time SEE detection in the SAR-ADC conversion core. The developed demonstrator has been tested under extreme conditions showing performance within the state of the art of highly reliable and radiation resistant analog-to-digital converters. The radiation campaign reveals immunity to Single-Event Latch-up (SEL), minimal impact to Single Event Functional Interruption (SEFI), and effective Single Event Transient (SET) detection.Esta tesis realiza un análisis exhaustivo de los convertidores analógico-digitales de aproximaciones sucesivas (SAR-ADC) de alta resolución y alta velocidad, centrándose específicamente en circuitos para aplicaciones críticas de la alta fiabilidad, endurecidas contra radiación y sometidas a condiciones de operación extremas. Entre los distintos efectos de la radiación en la tecnología CMOS, entre los que cabe citar la Dosis Ionizante Total (Total Ionization Dose, TID), los Daños por Desplazamiento (Displacement Damage, DD) para niveles altos de radiación, o los eventos transitorios causados por partículas ionizantes (Single-event Trasient, SET), esta investigación va a prestar una especial atención a la mitigación y monitorización de los Errores de los Eventos Singulares (Single-event Errors, SEEs) por su impacto e importancia en las tecnologías actuales. Dentro del trabajo de tesis se ha desarrollado un modelo novedoso para emular con precisión el comportamiento de los ADC de SAR, teniendo en cuenta el establecimiento incompleto de las referencias del Convertidor de Digital-Analógico (DAC) interno. Este modelo se ha verificado usando simulaciones eléctricas incluyendo los parásitos capacitivos extraídos a nivel físico (post-layout), y ha quedado refrendado con la validación experimental de un demostrador en el estado del arte. Durante la fase de diseño de este demostrador, el modelo propuesto ha demostrado ser de gran utilidad a la hora de establecer las especificaciones de los bloques constitutivos, y muy especialmente en el diseño de las distribución de la redundancia, evitando el uso de simulaciones con una gran carga computacional y reduciendo sensiblemente el tiempo de diseño. La tesis también realiza un estudio en profundidad de los efectos de la radiación sobre el rendimiento de los SAR-ADC totalmente diferencial, cuando partículas altamente energéticas alcanzan el dispositivo bajo estudio. Este estudio ha identificado los puntos más sensibles del diseño y ha concluido que afectan predominantemente al residuo del convertidor, esto es la salida del CDAC interno. Dados estos resultados se han propuesto dos detectores de Single-Event mínimamente invasivos, basados en la monitorización de los valores del modo común y diferencial del residuo de conversión. Los resultados de simulación demuestran una alta eficacia de detección con penalizaciones insignificantes de velocidad e incrementos del consumo de energía. Como vehículo demostrador de los estudios anteriores se ha diseñado un ADC SAR de alta velocidad, alta resolución y resistente a la radiación utilizando técnicas innovadoras tanto a nivel de algoritmo como de circuito. Las técnicas incluyen métodos asíncronos adaptativos, nuevos esquemas de temporización en el comparador, soluciones a nivel de circuito para la generación de la fase de muestreo en el chip, arquitectura mínimamente invasiva para la calibración y esquemas de conmutación para mitigar los efectos de las fugas a altas temperaturas. También se han aplicado técnicas de diseño a nivel de circuito y físico para mitigar y detectar los efectos de la radiación. Entre ellas se incluye el uso de transistores de óxido fino para el endurecimiento de la dosis ionizante total (TID), lógica digital diseñada para mitigar los Efectos de los Eventos Singulares (SEE) y técnicas de monitorización mínimamente invasivas para la detección de SEE en tiempo real en el núcleo de conversión del SAR-ADC. El demostrador desarrollado ha sido probado en condiciones extremas mostrando un rendimiento dentro del estado de la técnica de convertidores analógico-digitales de alta fiabilidad y resistentes a la radiación. La campaña contra la radiación revela inmunidad a los Single-Event Latch-up (SEL), un impacto mínimo a los Single Event Functional Interruption (SEFI) y una eficaz detección de los Single Event Transient (SET).application/pdf385 p.engAttribution-NonCommercial-NoDerivatives 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/openAccess