Skip to main content
Comunidades
Todo idUS
Estadísticas
Sobre idUS
Español
English
Iniciar sesión
Iniciar sesión
¿Nuevo Usuario? Regístrate.
¿Has olvidado tu contraseña?
Inicio
Investigación
Ciencias
Instituto de Microelectrónica de Sevilla (IMSE-CNM)
Artículos (Instituto de Microelectrónica de Sevilla (IMSE-CNM))
Experimental Validation of a Two-Phase Clock Scheme for Fine-Grained Pipelined Circuits Based on Monostable to Bistable Logic Elements