Artículo
Diseño de bloques de convolución para procesado de imágenes con FPGA
Título alternativo | Convolution blocks’ design for images’ processing with FPGAs. |
Autor/es | Garcés Socarrás, Luis Manuel
Cabrera Sarmiento, Alejandro José Sánchez Solano, Santiago Brox Jiménez, Piedad |
Departamento | Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo |
Fecha de publicación | 2011 |
Fecha de depósito | 2017-12-05 |
Publicado en |
|
Resumen | Este trabajo analiza distintas opciones de realización de bloques para procesado lineal de imágenes implementados sobre FPGA, así como los efectos de la elección de diferentes parámetros de diseño. Los bloques han sido ... Este trabajo analiza distintas opciones de realización de bloques para procesado lineal de imágenes implementados sobre FPGA, así como los efectos de la elección de diferentes parámetros de diseño. Los bloques han sido desarrollados empleando un flujo de diseño basado en modelos que se apoya en el entorno MATLAB/Simulink y la herramienta System Generator de Xilinx. Su implementación física se ha llevado a cabo sobre una placa de desarrollo Spartan-3A DSP 1800 de Xilinx. This work analyzes different blocks design for lineal image processing with FPGAs, and the consequences of the selection of some designs parameters. The blocks have been development using the model based design flow with ... This work analyzes different blocks design for lineal image processing with FPGAs, and the consequences of the selection of some designs parameters. The blocks have been development using the model based design flow with MATLAB/Simulink environment and the Xilinx’s tool System Generator. The different blocks have been implemented using a Xilinx’s Spartan-3A DSP 1800 development board. |
Agencias financiadoras | Agencia Española de Cooperación Internacional para el Desarrollo (AECID) |
Identificador del proyecto | PCI D/024124/09
PCI D/030769/10 |
Cita | Garcés Socarrás, L.M., Cabrera Sarmiento, A.J., Sánchez Solano, S. y Brox, P. (2011). Diseño de bloques de convolución para procesado de imágenes con FPGA. Revista de Ingeniería Electrónica, Automática y Comunicaciones, 32 (3), 56-69. |
Ficheros | Tamaño | Formato | Ver | Descripción |
---|---|---|---|---|
Diseño de bloques.pdf | 2.176Mb | [PDF] | Ver/ | |