FPGA implementation of metaheuristic algorithms

Abstract

La síntesis de alto nivel es una manera innovadora de diseñar lógica RTL que está ganando peso en la comunidad de usuarios de FPGA cada día. En este proyecto la describimos en detalle, y repasamos las ventajas que ofrece en comparación con los lenguajes de descripción hardware tradicionales. Además, agrupamos y explicamos los pasos que hemos seguido para implementar en una FPGA el algoritmo Particle Swarm Optimization usando la herramienta de síntesis de alto nivel Vitis HLS desarrollada por AMD Xilinx.

High level synthesis is an innovative way of designing RTL logic that is becoming more and more important among FPGA users. In this project we describe it in detail, and we give an overview of the advantages it offers over traditional hardware description languages. On top of that, we condensate and explain the steps we have followed to implement into an FPGA the Particle Swarm Optimization algorithm using the high-level synthesis tool Vitis HLS provided by AMD Xilinx.