- idUS
- Browsing by Author
Browsing by Author "Ruiz de Clavijo Vázquez, Paulino"
Now showing items 1-20 of 51
-
Presentation
A Proposal for a New Way of Classifying Network Security Metrics: Study of the Information Collected through a Honeypot
Carrasco Muñoz, Alejandro; Ropero Rodríguez, Jorge; Ruiz de Clavijo Vázquez, Paulino; Benjumea Mondéjar, Jaime; Luque Sendra, Amalia (IEEE Computer Society, 2018)Nowadays, honeypots are a key tool to attract attackers and study their activity. They help us in the tasks of evaluating ...
-
Presentation
A SoC Design Methodology for LEON2 on FPGA
Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006)SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
-
Presentation
ADKI: un sistema web de adquisición de datos bajo Linux
Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004)Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
-
Presentation
Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
-
Presentation
Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.
Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004)En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
-
Presentation
Aplicación de la Virtualización al estudio de técnicas de Calidad de Servicio - QoS
Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Millán Calderón, Alejandro (Universidad de Deusto, 2014)Este trabajo abarca la aplicación de técnicas de calidad de servicio en redes de conmutación de paquetes. Para ello se ...
-
Article
Application of Internode model to global power consumption estimation in SCMOS gates
Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005)In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
-
Presentation
Application of virtualization technology to the study of quality of service techniques
Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Millán Calderón, Alejandro (IEEE Computer Society, 2014)In this article, the teaching of quality of service mechanisms in packet-switched networks is presented. To this end, a ...
-
Article
Aprendizaje interdisciplinar de la electrónica y las comunicaciones
Yúfera García, Alberto; Fortet Roura, Pedro; Ruiz de Clavijo Vázquez, Paulino; Chico, J.J.; Bellido Díaz, Manuel Jesús (Universidad de Sevilla: Instituto de Ciencias de la Educación, 2003)En este proyecto de innovación docente se pretende profundizar en el conocimiento de la base teórica, la construcción de ...
-
Presentation
AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (IEEE Computer Society, 2001)As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ...
-
Article
Automated performance evaluation of skew-tolerant clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006)In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
-
Presentation
Automatic logic synthesis for parallel alternating latches clocking schemes
Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007)This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
-
Article
Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)
Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
-
Chapter of Book
Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits
Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003)The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
-
Presentation
Concepción de un microprocesador: de la especificación a la realización
Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José (Universidad Politécnica de Madrid, 2000) -
Chapter of Book
Degradation Delay Model Extension to CMOS Gates
Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000)This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic ...
-
Presentation
Delay and power consumption of static bulk-CMOS gates using independent bodies
Guerrero Martos, David; Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009)Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
-
Presentation
Desarrollo de una aplicación en internet para la autoevaluación de alumnos del área de Producción animal
Fernández Cabanás, Víctor Manuel; Caravaca Rodríguez, Francisco Pascual; Castel Genís, José María; Delgado Pertíñez, Manuel; Alcalde Aldea, María Jesús; González Redondo, Pedro; Mena Guerrero, Yolanda; Barros Pérez, José; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Universidad de Sevilla. Instituto de Ciencias de la Educación, 2003)En este proyecto se ha tratado de desarrollar una herramienta informática que permita a los alumnos de la asignatura ...
-
Presentation
Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC
Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Guerrero Martos, David (Universidad de Zaragoza, 2008)Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito ...
-
Presentation
Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.
Álvarez, A.; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006)Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de ...