Now showing items 1-20 of 43

    • Icon

      Acercamiento a una metodología científica en cursos de energía eólica para ingenieros electrónicos  [Presentation]

      Durán, M. J.; Barrero, Federico; González Prieto, Ignacio; Guzmán, Hugo; Pozo, A.; Bermúdez, Mario; Martín Torres, Cristina (Universidad de Sevilla, 2016-06)
      La docencia y la investigación son actividades que se realizan de manera simultánea en la práctica universitaria, pero cuya conexión suele ser débil. Mientras que el método científico se basa en etapas bien conocidas, ...
    • Icon

      Análisis comparativo de distintas plataformas para la enseñanza de sistemas electrónicos digitales  [Presentation]

      Perales Esteve, Manuel Ángel; Barrero, Federico; Toral, S. L. (Universidad de Sevilla, 2016-06)
      A la hora de enfocar la docencia de Sistemas Electrónicos Digitales, ha ido ganando sitio el uso de microcontroladores de bajo coste, entre otros factores gracias a su facilidad de uso y rapidez en obtener resultados ...
    • Icon

      Aplicaciones docentes del diseño de un pico-procesador  [Presentation]

      Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Valencia Barrero, Manuel (Universidad de Sevilla, 2016)
      El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante en la formación de ingenieros en electrónica e informática. Este conocimiento puede profundizarse ...
    • Icon

      Application of Internode model to global power consumption estimation in SCMOS gates  [Article]

      Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005)
      In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based on a FSM that represents the internal state of the gate depending on the electrical load of its ...
    • Icon

      Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador  [Article]

      Parada Sanguino, Margarita; Bellido Díaz, Manuel Jesús; Gómez González, Isabel María; Juan Chico, Jorge; Barriga Barros, Ángel (Universidad de Sevilla, 1999)
      En este trabajo se presenta una experiencia docente encaminada a mejorar la asimilación por parte de los alumnos de algunos conceptos, a veces complicados desde el punto de vista teórico, implicados en el diseño de circuitos ...
    • Icon

      Automated performance evaluation of skew-tolerant clocking schemes  [Article]

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006)
      In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes are the well known master–slave clocking scheme (MS) and two schemes developed by the authors: ...
    • Icon

      Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)  [Article]

      Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)
      In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which makes an important headway in logic timing simulation. This model is called Delay Degradation Model ...
    • Icon

      Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits  [Chapter of Book]

      Guerrero Martos, David; Wilke, G.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro (Springer, 2003)
      The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing analysis on each combinational block of the circuit. A key factor in timing analysis is the election ...
    • Icon

      Creación de carteles autoexplicativos para laboratorios de electrónica  [Presentation]

      Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (Universidad de Sevilla, 2016)
      Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran de forma muy visual las tareas básicas a realizar en los laboratorios de electrónica. Están ...
    • Icon

      Degradación del retraso de propagación en puertas lógicas CMOS VLSI  [PhD Thesis]

      Juan Chico, Jorge (2000-10-20)
      La evolución en la tecnología de circuitos VLSI da lugar, entre otras cosas, a un aumento en la escala de integración causado por dos factores. Por una parte, la reducción en las dimensiones mínimas de los transistores y, ...
    • Icon

      Degradation Delay Model Extension to CMOS Gates  [Chapter of Book]

      Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel (Springer, 2000)
      This contribution extends the Degradation Delay Model (DDM), previously developed for CMOS inverters, to simple logic gates. A gate-level approach is followed. At a first stage, all input collisions producing degradation are ...
    • Icon

      Design and implementation of a suitable core for on-chip long-term verification  [Presentation]

      Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010)
      Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification of industrial embedded systems, forcing the designer to implement ad-hoc verification solutions. ...
    • Icon

      Design of a FFT/IFFT module as an IP core suitable for embedded systems  [Presentation]

      Viejo Cortés, Julián; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio (IEEE Computer Society, 2007)
      In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP core. The main objective is to design a configurable optimized core that can be integrated as a ...
    • Icon

      Diseño e Implementación sobre FPGA de Sistemas Digitales de bajo coste para la Sincronización de Equipos sobre Redes de Comunicación usando el protocolo SNTP  [PhD Thesis]

      Viejo Cortés, Julián (2011)
      En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado "Informática Industrial" del Departamento de Tecnología Electrónica de la Universidad de Sevilla. Dicho trabajo consiste ...
    • Icon

      eDSPlab+: Laboratorio remoto basado en Web Services  [Presentation]

      Gallardo Vázquez, Sergio; Barrero, Federico; Toral, S. L. (Universidad de Sevilla, 2016-06)
      En la actualidad existen multitud de propuestas de laboratorios de instrumentación electrónica que dan solución a una amplia diversidad de disciplinas; la mayoría de éstas se basan en la utilización de herramientas ...
    • Icon

      Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level  [Chapter of Book]

      Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David (Springer, 2002)
      This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current model and a current curve generation algorithm that is implemented as an attached module to a logic ...
    • Icon

      Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements  [Presentation]

      Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (IEEE Computer Society, 2006)
      This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements of electrical network parameters (RMS and real and reactive power) with application to network ...
    • Icon

      Efficient techniques and methodologies for embedded system design usign free hardware and open standards  [Presentation]

      Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús (IEEE Computer Society, 2009)
    • Icon

      Evolución de los MOOC en el ámbito investigador mediante técnicas de análisis de contenido  [Presentation]

      Gutiérrez Reina, Daniel; Toral, S. L.; Martínez Torres, María del Rocío; Barrero, Federico (Universidad de Sevilla, 2016-06)
      Los Massive Open Online Courses (MOOCs) constituyen un nuevo modelo de docencia que ha ido ganando popularidad en los últimos años. Su carácter masivo implica un modelo de enseñanza colaborativa que genera conexiones ...
    • Icon

      Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation  [Article]

      Viejo Cortés, Julián; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IEEE Computer Society, 2011)
      Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most critical features of the synchronization protocols in hardware and the synchronization algorithms in ...