Browsing by Author 

Browsing by Author "Bellido Díaz, Manuel Jesús"              

Now showing items 1-20 of 82

    • Presentation
      Icon

      A SoC Design Methodology for LEON2 on FPGA 

      Ostúa Arangüena, Enrique; Juan Chico, Jorge; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006)
      SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
    • Article
      Icon

      Address encoded byte order 

      Guerrero Martos, David; Cano Quiveu, Germán; Juan Chico, Jorge; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique (Elsevier B.V., 2020)
      Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least ...
    • Presentation
      Icon

      ADKI: un sistema web de adquisición de datos bajo Linux 

      Jurado Maqueda, Pedro; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Guerrero Martos, David; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004)
      Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
    • Presentation
      Icon

      Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes 

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005)
      Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
    • Article
      Icon

      An Integrated Digital System Design Framework With On-Chip Functional Verification and Performance Evaluation 

      Cano Quiveu, Germán; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Viejo Cortés, Julián; Juan Chico, Jorge (IEEE Computer Society, 2021)
      This paper introduces a design and on-chip verification framework for IPCores in FPGA platforms. The methodology of the ...
    • Article
      Icon

      Analysis of Metastable Operation in a CMOS Dynamic D-Latch 

      Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Acosta Jiménez, Antonio José; Valencia Barrero, Manuel; Huertas Díaz, José Luis (Springer, 1997)
      Nowadays, metastability is becoming a serious problem in high-performance VLSI design, mainly due to the relatively-high ...
    • Presentation
      Icon

      Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica. 

      Guerrero Martos, David; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004)
      En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
    • Presentation
      Icon

      Aplicación del VHDL en prácticas de diseño de sistemas digitales 

      Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Valencia Barrero, Manuel; Barriga Barros, Ángel (Universidad Politécnica de Madrid, 1994)
    • Article
      Icon

      Application of Internode model to global power consumption estimation in SCMOS gates 

      Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Springer, 2005)
      In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
    • Article
      Icon

      Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador 

      Parada Sanguino, Margarita; Bellido Díaz, Manuel Jesús; Gómez González, Isabel María; Juan Chico, Jorge; Barriga Barros, Ángel (Universidad de Sevilla, 1999)
      En este trabajo se presenta una experiencia docente encaminada a mejorar la asimilación por parte de los alumnos de algunos ...
    • Article
      Icon

      Aprendizaje interdisciplinar de la electrónica y las comunicaciones 

      Yúfera García, Alberto; Fortet Roura, Pedro; Ruiz de Clavijo Vázquez, Paulino; Chico, J.J.; Bellido Díaz, Manuel Jesús; Molina Cantero, Alberto Jesús (Universidad de Sevilla: Instituto de Ciencias de la Educación, 2003)
      En este proyecto de innovación docente se pretende profundizar en el conocimiento de la base teórica, la construcción de ...
    • Presentation
      Icon

      Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores 

      Acosta Jiménez, Antonio José; Bellido Díaz, Manuel Jesús; Barriga Barros, Ángel; Valencia Barrero, Manuel (Universidad de Málaga, 1993)
      La realización de sistemas digitales mediante técnicas autotemporizadas constituye la mejor alternativa para resolver la ...
    • Presentation
      Icon

      AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model 

      Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Baena Oliva, María del Carmen; Valencia Barrero, Manuel (IEEE Computer Society, 2001)
      As delay models used in logic timing simulation become more and more complex, the problem of model parameter values ...
    • Article
      Icon

      Automated performance evaluation of skew-tolerant clocking schemes 

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (Taylor and Francis Online, 2006)
      In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
    • Presentation
      Icon

      Automatic logic synthesis for parallel alternating latches clocking schemes 

      Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Viejo Cortés, Julián (SPIE Digital Library, 2007)
      This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
    • PhD Thesis
      Icon

      Biestables CMOS VLSI problemas y aplicaciones 

      Bellido Díaz, Manuel Jesús (1994)
    • Presentation
      Icon

      Building a basic membrane computer 

      Millán Calderón, Alejandro; Viejo Cortés, Julián; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Ostúa Arangüena, Enrique (Fénix, 2016)
      In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
    • Presentation
      Icon

      Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution 

      Muñoz, A.; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Juan Chico, Jorge; Guerrero Martos, David (IEEE Computer Society, 2008)
      This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
    • Article
      Icon

      Characterization of Normal Propagation Delay for Delay Degradation Model (DDM) 

      Millán Calderón, Alejandro; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David (Springer, 2002-08-27)
      In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
    • Patent. Invention
      Icon

      Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo 

      Guerrero Martos, David; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Villar de Ossorno, José Ignacio; Quirós Carmona, Juan; Muñoz Rivera, Alejandro (Oficina Española de Patentes y Marcas (OEPM), 2018-08-08)
      Circuito electrónico pare el cálculo de los senos y cosenos de múltiplos de un ángulo que permite implementar eficientemente el cómputo de loe factores de twiddle de la transformada de Fourier.