NameMillán Calderón, Alejandro
DepartmentTecnología Electrónica
Knowledge areaTecnología Electrónica
Professional categoryProfesor Titular de Universidad
E-mailRequest
           
  • No. publications

    53

  • No. visits

    4960

  • No. downloads

    9604


 

Article
Icon

Address-encoded byte orderAddress-encoded byte order

Guerrero Martos, David; Guerrero Martos, David; Cano Quiveu, Germán; Cano Quiveu, Germán; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Viejo Cortés, Julián; Viejo Cortés, Julián; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Elsevier, 2020-01-01)
Unaligned accesses are forbidden in many high-performance architectures. In most of these architectures, the least significant ...
Article
Icon

Using the complement of the cosine to compute trigonometric functionsUsing the complement of the cosine to compute trigonometric functions

Guerrero Martos, David; Guerrero Martos, David; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Springer, 2020-01-01)
The computation of the sine and cosine functions is required in devices ranging from application-specific signal processors ...
PhD Thesis
Icon

Implementación sobre hardware reconfigurable de una arquitectura no determinista, paralela y distribuida de alto rendimiento, basada en modelos de computación con membranasImplementación sobre hardware reconfigurable de una arquitectura no determinista, paralela y distribuida de alto rendimiento, basada en modelos de computación con membranas

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Viejo Cortés, Julián; Viejo Cortés, Julián; Quirós Carmona, Juan; Quirós Carmona, Juan (2016-01-26)
En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado “Informática Industrial” ...
Presentation
Icon

Procesamiento de bioseñales: un enfoque prácticoProcesamiento de bioseñales: un enfoque práctico

Barrero, Federico; Barrero, Federico; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Toral, S. L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Merino Monge, Manuel; Merino Monge, Manuel; Gómez González, Isabel María; Gómez González, Isabel María; Molina Cantero, Alberto Jesús; Molina Cantero, Alberto Jesús (Universidad de Sevilla, 2016-01-01)
La disciplina de procesamiento de bioseñales aparca un amplio y complejo espectro de conocimientos. El diseño de sesiones ...
Presentation
Icon

Metodología PBL en modo colaborativo aplicada al diseño de un SoCMetodología PBL en modo colaborativo aplicada al diseño de un SoC

Barrero, Federico; Barrero, Federico; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Toral, S. L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Universidad de Sevilla, 2016-01-01)
Dado el carácter principalmente práctico en las asignaturas de los másteres universitarios la metodología PBL es ampliamente ...
Presentation
Icon

Creación de carteles autoexplicativos para laboratorios de electrónicaCreación de carteles autoexplicativos para laboratorios de electrónica

Barrero, Federico; Barrero, Federico; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Toral, S. L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Parra Fernández, María del Pilar; Parra Fernández, María del Pilar; Baena Oliva, María del Carmen; Baena Oliva, María del Carmen; Valencia Barrero, Manuel; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
Se presenta un proyecto cuyo objetivo ha sido ha sido la creación de carteles que, a modo de tutoriales resumidos, muestran ...
Presentation
Icon

Metodología de evaluación continua para grupos numerosos en Procesamiento de Señales MultimediaMetodología de evaluación continua para grupos numerosos en Procesamiento de Señales Multimedia

Barrero, Federico; Barrero, Federico; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Toral, S. L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Molina Cantero, Alberto Jesús; Molina Cantero, Alberto Jesús; Mora-Merchán, Javier María; Mora-Merchán, Javier María; Cabrera Cabrera, Rafael; Cabrera Cabrera, Rafael; Rivera Romero, Octavio; Rivera Romero, Octavio; Gómez González, Isabel María; Gómez González, Isabel María; Merino Monge, Manuel; Merino Monge, Manuel (Universidad de Sevilla, 2016-01-01)
La asignatura de Procesamiento de Señales Multimedia utiliza una metodología de evaluación continua consistente en la ...
Presentation
Icon

Building a basic membrane computerBuilding a basic membrane computer

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Viejo Cortés, Julián; Viejo Cortés, Julián; Quirós Carmona, Juan; Quirós Carmona, Juan; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Fénix, 2016-01-01)
In this work, we present the building of two well-known membrane com- puters (squares generator and divisor test). Although ...
Presentation
Icon

Aplicaciones docentes del diseño de un pico-procesadorAplicaciones docentes del diseño de un pico-procesador

Barrero, Federico; Barrero, Federico; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Toral, S. L.; Toral, S. L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Jiménez Fernández, Carlos Jesús; Jiménez Fernández, Carlos Jesús; Baena Oliva, María del Carmen; Baena Oliva, María del Carmen; Parra Fernández, María del Pilar; Parra Fernández, María del Pilar; Valencia Barrero, Manuel; Valencia Barrero, Manuel (Universidad de Sevilla, 2016-01-01)
El conocimiento de la estructura interna y del mecanismo de funcionamiento de microprocesadores es una parte muy importante ...
Article
Icon

Fast Hardware Implementations of Static P SystemsFast Hardware Implementations of Static P Systems

Quirós Carmona, Juan; Quirós Carmona, Juan; Verlan, Sergey; Verlan, Sergey; Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús (2016-01-01)
In this article we present a simulator of non-deterministic static P systems using Field Programmable Gate Array (FPGA) ...
Presentation
Icon

Application of virtualization technology to the study of quality of service techniquesApplication of virtualization technology to the study of quality of service techniques

Quirós Carmona, Juan; Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro (IEEE Computer Society, 2014-01-01)
In this article, the teaching of quality of service mechanisms in packet-switched networks is presented. To this end, a ...
Presentation
Icon

Aplicación de la Virtualización al estudio de técnicas de Calidad de Servicio - QoSAplicación de la Virtualización al estudio de técnicas de Calidad de Servicio - QoS

Quirós Carmona, Juan; Quirós Carmona, Juan; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Carrasco Muñoz, Alejandro; Carrasco Muñoz, Alejandro; Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro (Universidad de Deusto, 2014-01-01)
Este trabajo abarca la aplicación de técnicas de calidad de servicio en redes de conmutación de paquetes. Para ello se ...
Chapter of Book
Icon

Open Development Platform for Embedded SystemsOpen Development Platform for Embedded Systems

Maad, Soha; Maad, Soha; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Guerrero Martos, David; Millán Calderón, Alejandro; Millán Calderón, Alejandro (IntechOpen, 2012-01-01)
Article
Icon

Long-term on-chip verification of systems with logical events scattered in timeLong-term on-chip verification of systems with logical events scattered in time

Viejo Cortés, Julián; Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Quirós Carmona, Juan; Quirós Carmona, Juan (Elsevier, 2012-01-01)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the longterm verification ...
PhD Thesis
Icon

Diseño e Implementación sobre FPGA de Sistemas Digitales de bajo coste para la Sincronización de Equipos sobre Redes de Comunicación usando el protocolo SNTPDiseño e Implementación sobre FPGA de Sistemas Digitales de bajo coste para la Sincronización de Equipos sobre Redes de Comunicación usando el protocolo SNTP

Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Viejo Cortés, Julián; Viejo Cortés, Julián (2011-01-01)
En este documento se presenta el trabajo de tesis doctoral realizado dentro del Programa de Doctorado "Informática Industrial" ...
Presentation
Icon

Implementation of a configuration server for a hardware SNTP synchronization platform based on FPGAImplementation of a configuration server for a hardware SNTP synchronization platform based on FPGA

Quirós Carmona, Juan; Quirós Carmona, Juan; Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro; Villar de Ossorno, José Ignacio; Villar de Ossorno, José Ignacio; Guerrero Martos, David; Guerrero Martos, David (IEEE Computer Society, 2011-01-01)
This paper presents the implementation of a configuration server for a SNTP synchronization platform which implements accurate ...
Article
Icon

Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware ImplementationFast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation

Viejo Cortés, Julián; Viejo Cortés, Julián; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino (IEEE Computer Society, 2011-01-01)
Discrete microprocessor-based equipment is a typical synchronization system on the market which implements the most ...
Presentation
Icon

Design and implementation of a suitable core for on-chip long-term verificationDesign and implementation of a suitable core for on-chip long-term verification

Viejo Cortés, Julián; Viejo Cortés, Julián; Villar de Ossorno, José Ignacio; Villar de Ossorno, José Ignacio; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (IEEE Computer Society, 2010-01-01)
Traditional on-chip and off-chip logic analyzers present important shortcomings when used for the long-term verification ...
Presentation
Icon

Implementación sobre FPGA de un cliente SNTP de bajo coste y alta precisiónImplementación sobre FPGA de un cliente SNTP de bajo coste y alta precisión

Viejo Cortés, Julián; Viejo Cortés, Julián; Juan Chico, Jorge; Juan Chico, Jorge; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Villar de Ossorno, José Ignacio; Villar de Ossorno, José Ignacio; Quirós Carmona, Juan; Quirós Carmona, Juan (Universidad de Alcalá, 2009-01-01)
Este trabajo presenta el diseño y la implementación sobre FPGA de un cliente SNTP compacto, de bajo coste y alta precisión, ...
Presentation
Icon

Delay and power consumption of static bulk-CMOS gates using independent bodiesDelay and power consumption of static bulk-CMOS gates using independent bodies

Guerrero Martos, David; Guerrero Martos, David; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (IEEE Computer Society, 2009-01-01)
Digital designs implemented using SOI processes employ separated bodies for each transistor. This approach is not usually ...
Presentation
Icon

Digital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft CoreDigital Data Processing Peripheral Design for an Embedded Application based on the Microblaze Soft Core

Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this paper we present a design of a peripheral for MicroBlaze soft core processor as part of a R+D project carried out ...
PhD Thesis
Chapter of Book
Icon

Power Dissipation Associated to Internal Effect Transitions in Static CMOS GatesPower Dissipation Associated to Internal Effect Transitions in Static CMOS Gates

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Viejo Cortés, Julián (Springer, 2008-01-01)
Power modeling techniques have traditionally neglected the main part of the energy consumed in the internal nodes of static ...
Presentation
Icon

Implementation of a FFT/IFFT Module on FPGA: Comparison of MethodologiesImplementation of a FFT/IFFT Module on FPGA: Comparison of Methodologies

Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro (IEEE Computer Society, 2008-01-01)
In this work, we have compared three different methodologies for the implementation of a FFT/IFFT module on FPGA: VHDL ...
Presentation
Icon

Desarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PCDesarrollo de una interfaz RS-232 para el manejo de un coche de radiocontrol desde el PC

Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Viejo Cortés, Julián; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Guerrero Martos, David; Guerrero Martos, David (Universidad de Zaragoza, 2008-01-01)
Este trabajo presenta el desarrollo de un sistema de radiocontrol para un coche teledirigido. Se trata de un circuito que, ...
Presentation
Icon

Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distributionBuilding a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution

Muñoz, A.; Muñoz, A.; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Guerrero Martos, David; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This paper presents the design of a complete RTU (Remote Terminal Unit) with a System-on-Chip solution based completely ...
Presentation
Icon

Design and Implementation of a SNTP Client on FPGADesign and Implementation of a SNTP Client on FPGA

Viejo Cortés, Julián; Viejo Cortés, Julián; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Muñoz Rivera, Alejandro; Muñoz Rivera, Alejandro; Guerrero Martos, David; Guerrero Martos, David (IEEE Computer Society, 2008-01-01)
This contribution presents the design and implementation of a SNTP client module suitable for IEC 61850 environments fully ...
Presentation
Icon

Design of a FFT/IFFT module as an IP core suitable for embedded systemsDesign of a FFT/IFFT module as an IP core suitable for embedded systems

Viejo Cortés, Julián; Viejo Cortés, Julián; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Muñoz Blanco, Antonio; Muñoz Blanco, Antonio (IEEE Computer Society, 2007-01-01)
In this work, we have laid the foundations that allow us to accomplish the implementation of a FFT/IFFT module as an IP ...
Chapter of Book
Icon

Static Power Consumption in CMOS Gates Using Independent BodiesStatic Power Consumption in CMOS Gates Using Independent Bodies

Guerrero Martos, David; Guerrero Martos, David; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Springer, 2007-01-01)
It has been reported that the use of independent body terminals for series transistors in static bulk-CMOS gates improves ...
Presentation
Icon

Automatic logic synthesis for parallel alternating latches clocking schemesAutomatic logic synthesis for parallel alternating latches clocking schemes

Guerrero Martos, David; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (SPIE Digital Library, 2007-01-01)
This paper proposes a VHDL coding technique that allows for the automatic synthesis of digital circuits using the so called ...
Presentation
Icon

A SoC Design Methodology for LEON2 on FPGAA SoC Design Methodology for LEON2 on FPGA

Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Juan Chico, Jorge; Viejo Cortés, Julián; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Guerrero Martos, David; Guerrero Martos, David; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino (IBERCHIP, 2006-01-01)
SoC design methodologies show up as a natural and productive method to implement embedded and/or ubiquitous systems. The ...
Presentation
Icon

Diseño e Implementación Óptima de Periféricos de DSP con System Generator para MicroblazeDiseño e Implementación Óptima de Periféricos de DSP con System Generator para Microblaze

Viejo Cortés, Julián; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David (IBERCHIP, 2006-01-01)
Con este trabajo pretendemos analizar como se lleva a cabo el diseño de periféricos de DSP utilizando uno de los nuevos ...
Presentation
Icon

Diseño e implantación de SoPC basados en el microprocesador PicoBlazeDiseño e implantación de SoPC basados en el microprocesador PicoBlaze

Viejo Cortés, Julián; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cu bren el diseño de SoPC (System ...
Presentation
Icon

Efficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks MeasurementsEfficient Design and Implementation on FPGA of a MicroBlaze Peripheral for Processing Direct Electrical Networks Measurements

Viejo Cortés, Julián; Viejo Cortés, Julián; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David (IEEE Computer Society, 2006-01-01)
This contribution successfully accomplished the design and implementation of an advanced DSP circuit for direct measurements ...
Presentation
Icon

Diseño e implementación de SOPC basados en el microprocesador PicoblazeDiseño e implementación de SOPC basados en el microprocesador Picoblaze

Viejo Cortés, Julián; Viejo Cortés, Julián; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David (Universidad Politécnica de Madrid, 2006-01-01)
Con este trabajo pretendemos realizar una aportación a la docencia de la materias que cubren el diseño de SoPC (System on ...
Presentation
Icon

Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.Desarrollo en VHDL de un filtro digital genérico basado en estructuras canónicas.

Álvarez, A.; Álvarez, A.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Universidad Politécnica de Madrid, 2006-01-01)
Este trabajo abarca la realización de un filtro digital a bajo nivel. El diseño propuesto se basa en la utilización de un ...
Article
Icon

Automated performance evaluation of skew-tolerant clocking schemesAutomated performance evaluation of skew-tolerant clocking schemes

Guerrero Martos, David; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Taylor and Francis Online, 2006-01-01)
In this paper the authors evaluate the timing and power performance of three skew-tolerant clocking schemes. These schemes ...
Presentation
Icon

Efficient Design of a FFT/IFFT-64 Module on ASICEfficient Design of a FFT/IFFT-64 Module on ASIC

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (IBERCHIP, 2005-01-01)
In this work we present the VHDL implementation of a FFT/IFFT-64 module. This implementation: (a) is relatively quick and ...
Presentation
Icon

Optimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologiesOptimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologies

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge (IEEE Computer Society, 2005-01-01)
In the field of logic simulation, the constant advance of technology influences remarkably in the circuits dynamic behavior. ...
Article
Icon

Application of Internode model to global power consumption estimation in SCMOS gatesApplication of Internode model to global power consumption estimation in SCMOS gates

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Springer, 2005-01-01)
In this paper, we present a model, Internode, that unifies the gate functional behavior and the dynamic one. It is based ...
Presentation
Icon

Algorithms to get the maximum operation frequency for skew-tolerant clocking schemesAlgorithms to get the maximum operation frequency for skew-tolerant clocking schemes

Guerrero Martos, David; Guerrero Martos, David; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Society of Photo-Optical Instrumentation Engineers (SPIE), 2005-01-01)
Nowadays it is not possible to neglect the delay of interconnection lines. The die size is rising very fast, and the delay ...
Chapter of Book
Icon

Logic-Level Fast Current Simulation for Digital CMOS CircuitsLogic-Level Fast Current Simulation for Digital CMOS Circuits

Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Viejo Cortés, Julián; Viejo Cortés, Julián (Springer, 2005-01-01)
Nowadays, verification of digital integrated circuit has been focused more and more from the timing and area field to ...
Presentation
Icon

Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.Análisis del comportamiento de la videoconsola Atari 2600 como sistema digital real basado en microprocesador en el laboratorio de electrónica.

Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Villar, José Ignacio; Villar, José Ignacio (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se propone una práctica de laboratorio para la asignatura Estructura de Computadores de primer curso de ...
Presentation
Icon

ADKI: un sistema web de adquisición de datos bajo LinuxADKI: un sistema web de adquisición de datos bajo Linux

Jurado Maqueda, Pedro; Jurado Maqueda, Pedro; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Universidad Politécnica de Valencia, 2004-01-01)
Esta contribución presenta una aplicación genérica de adquisición de datos y control para sistemas simples que incorpora ...
Article
Icon

Signal Sampling Based Transition Modeling for Digital Gates CharacterizationSignal Sampling Based Transition Modeling for Digital Gates Characterization

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (Springer, 2004-01-01)
Current characterization methods introduce an important error in the measurement process. In this paper, we present a novel ...
Presentation
Icon

Seguridad en Internet: web spoofingSeguridad en Internet: web spoofing

Nuñez, José L.; Nuñez, José L.; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se estudia la técnica Web Spoofing como método de ataque a través de Internet. Se trata de una variante ...
Presentation
Icon

Diseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDLDiseño del microcontrolador 8051 con módulo ensamblador- generador de ROM en lenguaje VHDL

Franco, Ezequiel; Franco, Ezequiel; Montero, Fernando; Montero, Fernando; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Guerrero Martos, David; Guerrero Martos, David; Juan Chico, Jorge; Juan Chico, Jorge (Universidad Politécnica de Valencia, 2004-01-01)
En este trabajo se presenta el resultado de un Proyecto Fin de Carrera en el que se ha diseñado el microcontrlador 8051 ...
Presentation
Icon

Internode: Internal Node Logic Computational ModelInternode: Internal Node Logic Computational Model

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Guerrero Martos, David; Guerrero Martos, David; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Ostúa Arangüena, Enrique; Ostúa Arangüena, Enrique (IEEE Computer Society, 2003-01-01)
In this work, we present a computational behavioral model for logic gates called Internode (Internal Node Logic Computational ...
Presentation
Icon

Desarrollo de una aplicación en internet para la autoevaluación de alumnos del área de Producción animalDesarrollo de una aplicación en internet para la autoevaluación de alumnos del área de Producción animal

Correa Manfredi, Juliana; Correa Manfredi, Juliana; Fernández Camacho, Carmen del Rocío; Fernández Camacho, Carmen del Rocío; Romero Rodríguez, María del Carmen; Romero Rodríguez, María del Carmen; Fernández Cabanás, Víctor Manuel; Fernández Cabanás, Víctor Manuel; Caravaca Rodríguez, Francisco Pascual; Caravaca Rodríguez, Francisco Pascual; Castel Genís, José María; Castel Genís, José María; Delgado Pertíñez, Manuel; Delgado Pertíñez, Manuel; Alcalde Aldea, María Jesús; Alcalde Aldea, María Jesús; González Redondo, Pedro; González Redondo, Pedro; Mena Guerrero, Yolanda; Mena Guerrero, Yolanda; Barros Pérez, José; Barros Pérez, José; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Millán Calderón, Alejandro (Universidad de Sevilla. Instituto de Ciencias de la Educación, 2003-01-01)
En este proyecto se ha tratado de desarrollar una herramienta informática que permita a los alumnos de la asignatura ...
Chapter of Book
Icon

Computational Delay Models to Estimate the Delay of Floating Cubes in CMOS CircuitsComputational Delay Models to Estimate the Delay of Floating Cubes in CMOS Circuits

Guerrero Martos, David; Guerrero Martos, David; Wilke, G.; Wilke, G.; Güntzel, J.L.; Güntzel, J.L.; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Juan Chico, Jorge; Juan Chico, Jorge; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Millán Calderón, Alejandro; Millán Calderón, Alejandro (Springer, 2003-01-01)
The verification of the timing requirements of large VLSI circuits is generally performed by using simulation or timing ...
Article
Icon

Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)Characterization of Normal Propagation Delay for Delay Degradation Model (DDM)

Millán Calderón, Alejandro; Millán Calderón, Alejandro; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Guerrero Martos, David; Guerrero Martos, David (Springer, 2002-08-27)
In previous papers we have presented a very accurate model that handles the generation and propagation of glitches, which ...
Presentation
Icon

Sistemas de control de grupos de prácticas. Aplicación al ámbito docente del Departamento de Tecnología Electrónica de laUniversidad de SevillaSistemas de control de grupos de prácticas. Aplicación al ámbito docente del Departamento de Tecnología Electrónica de laUniversidad de Sevilla

Castro García, Juan Antonio; Castro García, Juan Antonio; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino (Universidad Politécnica de Madrid, 2002-01-01)
En este trabajo, se presenta un sistema automático, basado en web, orientado a facilitar la organización de prácticas de ...
Chapter of Book
Icon

Efficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic LevelEfficient and Fast Current Curve Estimation of CMOS Digital Circuits at the Logic Level

Ruiz de Clavijo Vázquez, Paulino; Ruiz de Clavijo Vázquez, Paulino; Juan Chico, Jorge; Juan Chico, Jorge; Bellido Díaz, Manuel Jesús; Bellido Díaz, Manuel Jesús; Millán Calderón, Alejandro; Millán Calderón, Alejandro; Guerrero Martos, David; Guerrero Martos, David (Springer, 2002-01-01)
This contribution presents a method to obtain current estimations at the logic level. This method uses a simple current ...